导读 据台湾经济日报报道,台积电 2nm 工艺取得重大突破,研发进度超前,业界看好其 2023 年下半年风险试产良率就可以达到 90%。供应链透露,有别于 3nm 和 5nm 采用鳍式场效应晶体管(FinFET),台积电的 2nm 工艺改用全新的多桥通道场效电晶体(MBCFET)架构。

据悉,台积电去年成立了 2nm 专案研发团队,寻找可行路径进行开发。考量成本、设备相容、技术成熟及效能表现等多项条件,2nm 采以环绕闸极(GAA)制程为基础的 MBCFET 架构,解决 FinFET 因制程微缩产生电流控制漏电的物理极限问题。

极紫外光(EUV)微显影技术的提升,使台积电研发多年的纳米片(Nano Sheet)堆叠关键技术更为成熟,良率提升进度较预期顺利。台积电此前透露 2nm 研发生产将在新竹宝山,规划 P1 到 P4 四个超大型晶圆厂,占地 90 多公顷。

以台积电 2nm 目前的研发进度研判,供应链预计台积电 2023 年下半年可望进入风险性试产,2024 年正式量产。今年 4 月也有报道指出,台积电已经在研究 2024 年的 2nm iPhone 处理器,并且已经开始研究 2nm 以下的节点。

晶体管是突破先进半导体制程的关键。比如在 45nm 的阶段,业界引入了 high-k 值绝缘层/金属栅极(HKMG)工艺,在 32nm 处引入了第二代 high-k 绝缘层/金属栅工艺。但当晶体管尺寸小于 25nm 时,传统的平面场效应管的尺寸已经无法缩小。

加州大学伯克利分校胡正明教授发明的鳍式场效晶体管(Fin Field-Effect Transistor)解决了这一问题,其主要思想就是将场效应管立体化,这种新的互补式金氧半导体晶体管,可以改善电路控制并减少漏电流,缩短晶体管的闸长。

得益于 FinFET 的发明,2011 年英特尔推出了商业化的 22nm FinFET。此后,基于 FinFET 业界将半导体制程从 22nm 一直向前推进到如今的 5nm。但 5nm 制程已经将晶体管缩至原子级,硅原子的直径是 0.117nm,3nm 差不多是 25 个硅原子首尾相连的长度。

想要继续微缩半导体制程,需要引入新的技术。台积电 2nm 采用的 GAA(Gate-all-around,环绕闸极)或称为 GAAFET,它和 FinFETs 有相同的理念,不同之处在于 GAA 的栅极对沟道的四面包裹,源极和漏极不再和基底接触。

根据设计的不同,GAA 也有不同的形态,目前比较主流的四个技术是纳米线、板片状结构多路桥接鳍片、六角形截面纳米线、纳米环。

三星对外介绍的 GAA 技术是 Multi-Bridge Channel FET(MBCFET),即板片状结构多路桥接鳍片。

台积电同样采用 MBCFET 架构。台积电总裁魏哲家日前于玉山科技协会晚宴专讲时透露,台积电制程每前进一个世代,客户的产品速度效能提升 30%- 40%,功耗可以降低 20%-30%。

在 GAA 技术的采用上,三星更显激进。据悉三星 3nm 就会导入 GAA,使其 3nm 工艺相比 7nm 性能提升 35%,功耗降低 50%。但台积电要到 2nm 才会导入 GAA 技术。

GAA 可以带来性能和功耗的降低,但成本也非常高。市场研究机构 International Business Strategies (IBS)给出的数据显示,28nm 之后芯片的成本迅速上升。28nm 工艺的成本为 0.629 亿美元, 5nm 将暴增至 4.76 亿美元。三星称其 3nm GAA 的成本可能会超过 5 亿美元。

原文来自:https://news.cnblogs.com/n/673487/

本文地址:https://www.linuxprobe.com/taiwan-economic-daily.html编辑:王浩,审核员:清蒸github

Linux命令大全:https://www.linuxcool.com/